PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-215226

(43) Date of publication of application: 04.08.2000

(51)Int.Cl.

G06F 17/50 G01R 31/28

H03K 19/00

(21)Application number: 11-016122

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


25.01.1999

(72)Inventor: NABETA YOSHINORI

(54) LOGIC VERIFYING DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To shorten the time required for logic verification by exchanging the operated result of verification on a logic to be verified between a hardware emulator and a software simulator. SOLUTION: The software simulator 1 reads logic information held on a recording medium 4 and corresponding to the abstraction level of each module in that logic information, the logic information is divided into a module to be verified by a hardware emulator 2 and a module to be verified by the software simulator 1. At the time of verification, according to this connection relation, the exchange of input data or operated result for logic operation is executed through communication equipment 3 between the software simulator 1 and the hardware emulator 2. Thus, the time required for logic verification can be shortened.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-215226

(P2000-215226A)

(43)公開日 平成12年8月4日(2000.8.4)

識	別記号 Fi	Ī		テーマコート*(参考)
17/50	G 0	6 F 15/6	0 664P	2G032
31/28	ΗO	3 K 19/0	D D	5B046
19/00	G 0	1 R 31/2	8 F	5 J O 5 6
	G 0	6 F 15/6	0 664L	
	17/50 31/28	17/50 G 0 31/28 H 0 19/00 G 0	17/50 G 0 6 F 15/6 31/28 H 0 3 K 19/0 19/00 G 0 1 R 31/2	17/50 G 0 6 F 15/60 6 6 4 P 31/28 H 0 3 K 19/00 D 19/00 G 0 1 R 31/28 F

審査請求 未請求 請求項の数12 OL (全 10 頁)


(21)出願番号	特顧平11-16122	(71)出願人 000006013 三菱電機株式会社
(22)出顧日	平成11年1月25日(1999.1.25)	東京都千代田区丸の内二丁目2番3号 (72)発明者 鍋田 芳則 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (74)代理人 100066474 弁理士 田澤 博昭 (外1名) Fターム(参考) 20032 AA01 AC08 AC09 AE10 AG10 58046 AA08 BA03 CA08 DA05 JA05 5]056 AA00 BB59 CC00 HH04 KK00

(54)【発明の名称】 論理検証装置

(57)【要約】

【課題】 論理回路などの設計の中間段階においてエミュレータを使用して効率良く論理検証を実行することが 困難であった。

【解決手段】 記録媒体4から論理情報を読み込み、論理情報のうち構造レベルまで確定している部分についてハードウェアエミュレータ2で検証を実行し、その他の部分についてはソフトウェアシミュレータ1で検証を実行する。



3:通信装置(通信部) 11:CPU(液算処理手段) 12:メモリ(記憶手段)

【特許請求の範囲】

【請求項1】 被検証論理の所定の第1の部分についての検証を実行する再構成可能なハードウェアエミュレータと、

1

前記被検証論理のシミュレーションを記述したシミュレーションプログラムを記憶する記憶手段と、前記シミュレーションプログラムを実行し、前記被検証論理の残りの第2の部分の検証を実行する演算処理手段とを有するソフトウェアシミュレータと、

前記ハードウェアエミュレータと前記ソフトウェアシミ 10 ュレータとの間で、前記被検証論理についての検証の演 算結果の授受を実行する通信部とを備えた論理検証装 置。

【請求項2】 被検証論理の抽象度レベルに応じて、前記被検証論理を、ハードウェアエミュレータにより検証する第1の部分と、前記ソフトウェアシミュレータにより検証する第2の部分とに分割することを特徴とする請求項1記載の論理検証装置。

【請求項3】 ソフトウェアシミュレータは、通信部との間のインタフェースのバス幅と同数のビット数単位で、第1の部分と第2の部分との間で授受されるデータを分割することを特徴とする請求項1記載の論理検証装置。

【請求項4】 ソフトウェアシミュレータは、検証の演算結果を通信部に送信し、

前記通信部は、前記ソフトウェアシミュレータからの前 記検証の演算結果をハードウェアエミュレータに供給

前記ハードウェアエミュレータは、前記ソフトウェアシミュレータによる検証の演算結果をデータとして検証を 30 実行することを特徴とする請求項1記載の論理検証装置。

【請求項5】 ソフトウェアシミュレータは、検証の演算結果の値が変化するタイミング、およびクロック毎のタイミングのうち、前記検証の演算結果の転送時間が短くなる方のタイミングで前記検証の演算結果を通信部に送信することを特徴とする請求項4記載の論理検証装置。

【請求項6】 ハードウェアエミュレータは、ソフトウェアシミュレータによる検証の演算結果を供給されると、1イベント分だけ検証を実行することを特徴とする請求項4記載の論理検証装置。

【請求項7】 ハードウェアエミュレータは、ソフトウェアシミュレータによる検証の演算結果を供給されると、時刻0からその検証の演算結果に対応する時刻までの検証を実行することを特徴とする請求項4記載の論理検証装置。

【請求項8】 通信部は、ソフトウェアシミュレータからの被検証論理についての検証の演算結果を、ハードウェアエミュレータに供給するまで記憶するバッファメモ 50

リを有することを特徴とする請求項1記載の論理検証装 置。

【請求項9】 通信部は、ソフトウェアシミュレータからの被検証論理についての検証の演算結果をハードウェアエミュレータに供給するタイミングを制御する第1の制御手段を有することを特徴とする請求項1記載の論理検証装置。

【請求項10】 通信部は、ハードウェアエミュレータのクロックを制御して前記ソフトウェアシミュレータでの処理と前記ハードウェアエミュレータでの処理とを同期させる第2の制御手段を有することを特徴とする請求項1記載の論理検証装置。

【請求項11】 通信部は、ハードウェアエミュレータ に接続される所定の外部装置を制御し、前記所定の外部 装置での処理と前記ハードウェアエミュレータでの処理 を同期させる第3の制御手段とを有することを特徴とする請求項1記載の論理検証装置。

【請求項12】 ソフトウェアシミュレータは、被検証 論理のすべてをハードウェアエミュレータにより検証す る第1の部分とした場合に、前記被検証論理への入力デ ータをすべて通信部に送信し、

前記通信部は、前記ソフトウェアシミュレータからの前 記データを蓄積し、ハードウェアエミュレータに供給

前記ハードウェアエミュレータは、前記データを使用して前記被検証論理のすべてについての検証を実行することを特徴とする請求項1記載の論理検証装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ソフトウェアシミュレータとハードウェアエミュレータを併用して論理 回路の検証を実行する論理検証装置に関するものである。

[0002]

40

【従来の技術】半導体技術の進歩により、論理LSI (Large Scale Integrated circuit) の集積度は年々向上し、大規模システムを1チップに集積することが可能になり、電子機器などのシステムを1チップまたは数チップのLSIで構築することが可能になりつつある。

【0003】LSIの製造コストは極めて高価であるとともに、その製造期間には1月以上を必要とするため、製造前に十分な検証を行うことが重要である。

【0004】検証は、設計の様々なフェーズで行われる。設計プロセスは、初期設計における抽象的なレベルから、最終段階における詳細な製造レベルまで多くの段階を踏み、各レベルに応じた論理情報を取り扱う。例えば初期設計段階では入出力関係程度を確定する抽象レベルの論理情報、機能設計段階では論理各部の機能を確定する機能レベルの論理情報、そして、最終的な詳細設計段階では論理構造を確定する構造レベルの論理情報が取

り扱われる。一般に使用される各種ハードウェア記述言語(HDL)により、上述の種々の設計段階の論理情報を表現することが可能である。

【0005】LSIや、複数のLSIを使用したシステムの論理検証の方法には、従来、ソフトウェアシミュレータによるものがある。一般にソフトウェアシミュレータは、HDLで記述された論理情報をコンピュータプログラムとして実行するため、種々の設計段階において使用することができ、多くの分野で広く普及している。一方、ハードウ10ェアエミュレータは、FPGA(Field Programmable Gate Array)やFPID(Field ProgrammableInterconnect Device)などで構成され、外部からの入力信号に基づいて論理構造を再構成可能な装置であり、ハードウェアであるので論理演算を高速かつ並列に実行することができる。

【0006】図5は、従来のハードウェア論理エミュレーションシステムを示す図である。図において、201は、検証対象であるLSIの論理情報を所定の記録媒体204より読み込み、エミュレーション装置202に供給するワークステーションやパーソナルコンピュータなどの管理用コンピュータである。202は、複数のFPGA221やFPID222などで構成され、管理用コンピュータ201からのデータに基づいて論理構造を再構成するエミュレーション装置である。205は、エミュレーション装置202により検証される論理LSIに関連する部品であるCPU231、メモリ232、他のLSI233などを備える外部装置である。

【0007】次に動作について説明する。図6は、図5 30の管理用コンピュータの動作を説明するフローチャートである。図6に示すように、管理用コンピュータ201は、検証対象であるLSIの論理情報を所定の記録媒体204より読み込み(ステップST21)、その論理情報をコンパイルしてエミュレーション装置202のFPGA221用の構造データおよびFPID222用の構造データを生成し(ステップST22)、それらのデータをエミュレーション装置202に供給する。

【0008】そして、エミュレーション装置202は、それらの構造データに基づいて検証対象であるLSIの 40 論理をエミュレートする。論理検証時には、管理用コンピュータ201から入力データを供給され、それに対する論理演算を実行し、演算の結果を出力する。また、論理検証時には、検証される論理によっては外部装置205との通信も実行される。

【0009】次に、図7は、例えば特開平10-171 847号公報に記載の第1の従来の論理検証装置の構成 を示すブロック図である。図において、310は、検証 対象の論理をエミュレートするFPGA装置であり、3 14は、検証対象の論理をシミュレートするシミュレー 50

ションモジュールであり、312は、各FPGA装置3 10と各シミュレーションモジュール314のFPGA 322とを接続するプログラマブル相互接続器であり、 326はシステムバス328に接続され、FPGA装置 310およびシミュレーションモジュール314への構造データのダウンロードなどを実行するシステム制御器である。

【0010】シミュレーションモジュール314において、320は、行動記述により表現された論理情報などを記憶するRAMであり、316は、行動記述により表現された検証対象の論理をフラグメントごとに実行するCPUであり、322は、実行すべきフラグメント、およびその順序を決定するFPGAであり、318はRAM320、CPU316およびFPGA322を相互に接続するマイクロプロセッサバスであり、324は、マイクロプロセッサバス318およびシステムバス328に接続されるバス制御器である。

【0011】次に動作について説明する。この第1の従来の論理検証装置においては、行動記述により表現された論理情報に基づいて検証対象の論理をCPU316がシミュレートする。このとき、検証対象の論理は、システム制御器326からの構造データに基づく論理構造でFPGA装置310およびFPGA322によりすべてエミュレートされる。そして、プログラマブル相互接続器312はFPGA310装置とFPGA322との間の通信を適宜実行する。

【0012】このように図7に示す第1の従来の論理検 証装置では、FPGA装置310およびFPGA322 により検証対象の論理のすべてがエミュレートされる。

【0013】また、図8は、例えば特開平9-2930 02号公報に記載の第2の従来の論理検証装置の構成を 示すブロック図である。図において、402は、制御回 路504、標的プログラム522を記憶するメモリ52 6およびプロセッサ576を有し、標的プロセッサおよ び標的プログラムをモデル化するプロセッサエミュレー タであり、406は、標的回路をモデル化するプロセッ サモデルシェル510を有するハードウェアシミュレー タであり、410は、トランスレータ414とマッパー 416を有するソフトウェアカーネルである。トランス レータ414は、プロセッサエミュレータ402用の第 1のデータフォーマットと中間データフォーマットとの 間でフォーマット変換を実行し、マッパー416はハー ドウェアシミュレータ406用の第2のデータフォーマ ットと中間データフォーマットとの間でフォーマット変 換を実行するものである。なお、ハードウェアシミュレ ータ406およびソフトウェアカーネル410はソフト ウェアとして実現される。

【0014】420は、ハードウェアシミュレータ406とソフトウェアカーネル410とを接続する通信リンクであり、422は、プロセッサエミュレータ402と

ソフトウェアカーネル410とを接続する通信リンクで ある。

【0015】次に動作について説明する。ハードウェア シミュレータ406は、標的プログラム522に基づく 処理に対して、外部ハードウェア応答を与えるように動 作する。このときプロセッサモデルシェル510は、ハ ードウェアシミュレータ406とソフトウェアカーネル 410に対する通信とを同期させる。

【0016】ソフトウェアカーネル410では、ハード ウェアシミュレータ406とプロセッサエミュレータ4 10 02との間でのデータ通信を、上述のフォーマット変換 を適宜行いつつ実行する。

【0017】プロセッサエミュレータ402は、標的プ ログラム522を実行し、ソフトウェアカーネル410 を介してハードウェアシミュレータ406との通信を必 要に応じて実行する。

【0018】このように、図8に示す第2の従来の論理 検証装置では、ハードウェアシミュレータ406により 標的回路をシミュレートし、プロセッサエミュレータ4 02で標的プロセッサおよび標的プログラムをエミュレ 20 ートし、両者間で適宜通信を実行することにより、標的 回路と、標的プロセッサおよび標的プログラムとの相互 作用をシミュレートしている。

【0019】なお、他の論理シミュレータとしては特開 平6-96151号公報に記載のものなどがある。

[0020]

【発明が解決しようとする課題】従来の論理検証装置は 以上のように構成されているので、ハードウェアエミュ レータにより検証対象の論理のすべてをエミュレートす るには、論理情報が構造レベルまで確定していなければ 30 ならず、設計における最終段階になるまで検証を実行す ることが困難であるとともに、設計の不具合が発見され た場合には設計の初期段階まで戻らなければならず、論 理LSIなどの開発期間を短縮することが困難であるな どの課題があった。

【0021】なお、検証にソフトウェアシミュレータの みを使用する場合には、種々の抽象度レベルの論理情報 に柔軟に対応して、その論理情報に基づく論理の検証を 実行することができるものの、論理規模が大きくなるほ ど検証に要する処理時間が増大する。さらに、例えば1 40 00万ゲート以上のLSIやそれを含むシステム全体の 設計品質を向上するために検証を実行するには、少なく とも画像処理関連や通信関連などのアプリケーションご とに機能の検証を実行する必要があるが、アプリケーシ ョン規模の検証に要する処理時間は大きいため、現実的 な期間で検証を実行することが困難である。また、CP Uなどの汎用部品のソフトウェアモデル化が困難であ り、検証対象のシステムを忠実にシミュレーションする ことが困難である。

おいては、検証対象の論理すべてがハードウェアにより エミュレートされるため、設計初期段階の抽象レベルの 論理情報に基づいてシミュレーションを実行する場合、 忠実に論理情報を反映したシミュレーションが実行され ない可能性がある。また、一般に大規模な論理の設計を 行う場合には、論理をモジュールに分割し、モジュール ごとに設計を進行するため、各モジュールの開発の進行 状態に応じて、モジュールごとに論理情報の抽象度レベ ルが異なる場合があるが、そのような場合にも上記第1 の従来の論理検証装置では、忠実に論理情報を反映した シミュレーションが実行されない可能性がある。

【0023】さらに、上記第2の従来の論理検証装置に おいては、ハードウェアシミュレータ406により標的 回路をシミュレートし、プロセッサエミュレータ402 で標的プロセッサおよび標的プログラムをエミュレート し、両者間で適宜通信を実行することにより、標的回路 と、標的プロセッサおよび標的プログラムとの相互作用 をシミュレートしているので、エミュレートされる論理 回路がプロセッサにほぼ限定されており、ソフトウェア によりシミュレートされるのは、プロセッサの周辺回路 とされ、設計の進行状況に応じたシミュレーションおよ びエミュレーションを実行することが困難である。

【0024】この発明は上記のような課題を解決するた めになされたもので、論理情報のうち構造レベルまで確 定している部分についてハードウェアエミュレータで検 証を実行し、その他の部分についてはソフトウェアシミ ュレータで検証を実行する論理検証装置を得ることを目 的とする。

【0025】すなわち、例えば大規模なLSIの開発に おいては、論理全体を複数のモジュールに分割し、それ ぞれのモジュールを複数の設計者によって開発が進めら れる。そのため、モジュール毎に設計フェーズが異なる ことが一般的であり、そのような状況においても論理検 証を実行することが可能な論理検証装置を得ることを目 的とする。

[0026]

【課題を解決するための手段】この発明に係る論理検証 装置は、被検証論理の所定の第1の部分についての検証 を実行する再構成可能なハードウェアエミュレータと、 被検証論理のシミュレーションを記述したシミュレーシ ョンプログラムを記憶する記憶手段と、シミュレーショ ンプログラムを実行し、被検証論理の残りの第2の部分 の検証を実行する演算処理手段とを有するソフトウェア シミュレータと、ハードウェアエミュレータとソフトウ ェアシミュレータとの間で、被検証論理についての検証 の演算結果の授受を実行する通信部とを備えるものであ る。

【0027】この発明に係る論理検証装置は、被検証論 理の抽象度レベルに応じて、被検証論理を、ハードウェ 【0022】さらに、上記第1の従来の論理検証装置に 50 アエミュレータにより検証する第1の部分と、ソフトウ ェアシミュレータにより検証する第2の部分とに分割す るようにしたものである。

【0028】この発明に係る論理検証装置は、通信部と の間のインタフェースのバス幅と同数のビット数単位 で、第1の部分と第2の部分との間で授受されるデータ を分割するようにしたものである。

【0029】この発明に係る論理検証装置は、ソフトウ ェアシミュレータが検証の演算結果を通信部に送信し、 通信部がソフトウェアシミュレータからの検証の演算結 果をハードウェアエミュレータに供給し、ハードウェア 10 エミュレータがソフトウェアシミュレータによる検証の 演算結果をデータとして検証を実行するものである。

【0030】この発明に係る論理検証装置は、ソフトウ ェアシミュレータが、検証の演算結果の値が変化するタ イミング、およびクロック毎のタイミングのうち、検証 の演算結果の転送時間が短くなる方のタイミングで検証 の演算結果を通信部に送信するものである。

【0031】この発明に係る論理検証装置は、ソフトウ ェアシミュレータによる検証の演算結果を供給される と、ハードウェアエミュレータが1イベント分だけ検証 20 を実行するようにしたものである。

【0032】この発明に係る論理検証装置は、ソフトウ ェアシミュレータによる検証の演算結果を供給される と、ハードウェアエミュレータが時刻0からその検証の 演算結果に対応する時刻までの検証を実行するようにし たものである。

【0033】この発明に係る論理検証装置は、通信部 に、ソフトウェアシミュレータからの被検証論理につい ての演算結果を、ハードウェアエミュレータに供給する まで記憶するバッファメモリを有するものである。

【0034】この発明に係る論理検証装置は、通信部 に、ソフトウェアシミュレータからの被検証論理につい ての演算結果をハードウェアエミュレータに供給するタ イミングを制御する第1の制御手段を有するものであ る。

【0035】この発明に係る論理検証装置は、通信部 に、ハードウェアエミュレータのクロックを制御してソ フトウェアシミュレータでの処理とハードウェアエミュ レータでの処理とを同期させる第2の制御手段を有する

【0036】この発明に係る論理検証装置は、通信部 に、ハードウェアエミュレータに接続される所定の外部 装置を制御し、所定の外部装置での処理とハードウェア エミュレータでの処理を同期させる第3の制御手段とを 有するものである。

【0037】この発明に係る論理検証装置は、被検証論 理のすべてをハードウェアエミュレータにより検証する 第1の部分とした場合には被検証論理への入力データを すべて通信部に送信し、通信部がソフトウェアシミュレ に供給し、ハードウェアエミュレータがそのデータを使 用して被検証論理のすべてについての検証を実行するも のである。

[0038]

【発明の実施の形態】以下、この発明の実施の一形態を

実施の形態1.図1は、この発明の実施の形態1による 論理検証装置の構成を示すブロック図であり、図2は、 図1の通信装置の詳細な構成例を示すブロック図であ る。図において、1は、メモリ12にシミュレーション プログラムを記憶し、CPU11でそのプログラムを実 行するワークステーションやパーソナルコンピュータな どのソフトウェアシミュレータである。2は、FPGA やFPIDなどのプログラム可能なデバイスの他、プロ セッサなどを有し、供給された構造レベルの論理情報に 基づく論理のエミュレートを実行するハードウェアエミ ュレータである。3は、ソフトウェアシミュレータ1と ハードウェアエミュレータ2との処理速度の違いを緩衝 しながら、両者間で検証の演算結果などの通信を実行す る通信装置(通信部)である。4は、被検証論理の論理 情報を保持している記録媒体である。5は、ハードウェ アエミュレータ2により検証される論理LSIに関連す る部品であるCPU31、メモリ32、他のLSI33 などを備える外部装置である。6は、イーサネット(登 録商標)などのコンピュータネットワークである。

【0039】ソフトウェアシミュレータ1において、1 1は、シミュレーションプログラムを実行する CPU (演算処理手段)であり、12はシミュレーションプロ グラムや論理情報を一時的に記憶するRAMなどのメモ 30 リ (記憶手段) であり、13はコンピュータネットワー ク6に接続され、必要に応じてデータの授受を実行する ネットワークインタフェースであり、14は記録媒体4 に対するデータの読み書きを実行するインタフェースで あり、15はCPU11、メモリ12、ネットワークイ ンタフェース13およびインタフェース14を互いに接 続する例えばPCI(Peripheral Component Interconn ect) バスなどのシステムバスである。なお、システム バス15はPCIバスに限定されるものではなく、他の より高速なバス(インタフェース)でもよい。

【0040】ハードウェアエミュレータ2において、2 1はFPGA、FPID、プロセッサなどを有し、制御 部22による制御に基づいて再構成可能な論理演算部で あり、22はデータや検証結果の授受を実行するととも に、構造レベルの論理情報に基づいて論理演算部21の 論理構成を設定する制御部であり、23はコンピュータ ネットワーク6に接続され、必要に応じてデータの授受 を実行するネットワークインタフェースである。

【0041】通信装置3(図2)において、41は、バ ッファメモリ42に対するデータの読み書きを行うとと ータからのデータを蓄積し、ハードウェアエミュレータ 50 もに、ソフトウェアシミュレータ1とのデータの送受信

の制御を行うバス制御部であり、42は、ソフトウェア シミュレータ1からのデータなどを一時的に記憶すると ともに、ハードウェアエミュレータ2からの演算結果な どを記憶するバッファメモリであり、43は、ハードウ ェアエミュレータ2からの演算結果をバッファメモリ4 2に記憶させるとともに、バッファメモリ42に記憶さ れているデータをハードウェアエミュレータ2に供給す るタイミングを制御するエミュレータ制御部 (第1の制 御手段)であり、44は、バス制御部41、バッファメ モリ42、エミュレータ制御部43および外部装置制御 10 部45にそれぞれ供給するクロックを生成し、ソフトウ ェアシミュレータ1とハードウェアエミュレータ2との 処理速度の違いの緩衝を実行して両者を同期させるとと もに、外部装置5とハードウェアエミュレータ2との処 理速度の違いの緩衝を実行して両者を同期させるクロッ ク制御部 (第2の制御手段) であり、45は、クロック 制御部44からのクロックに基づいて外部装置5の処理 速度を制御する外部装置制御部(第3の制御手段)であ る。

【0042】なお、バッファメモリ42には、ソフトウ 20 ェアシミュレータ1に接続されるシステムバス15のバ ス幅などを考慮した仕様で、ソフトウェアシミュレータ 1とハードウェアエミュレータ2との処理速度の差、実 行するテストパターンの数などを考慮した容量を有する ものを使用するのが好ましい。

【0043】また、外部装置5は実機と同様のものであ るため、実機と同一の速度に動作可能であるが、ハード ウェアエミュレータ2では論理演算部21が対象の論理 をエミュレートしており、実機と同様の速度で動作する ことが困難であるため、上述のように外部装置5をハー 30 ドウェアエミュレータ2に同期させるように制御する。 同等にハードウェアエミュレータ2の処理速度より、ソ フトウェアシミュレータ1の処理速度が遅いため、バッ ファメモリ42に検証の演算結果を一時的に蓄積して両 者を同期させる。

【0044】次に動作について説明する。図3は、実施 の形態1による論理検証装置の動作について説明するフ ローチャートである。

【0045】まず、ステップST1において、ソフトウ ェアシミュレータ1は、記録媒体4に保持されている論 40 理情報を読み込む。この論理情報は、設計者により所定 のモジュール毎に作成されている。また、各モジュール の論理情報の抽象度レベルは、上述の抽象レベル、機能 レベル、構造レベルなどであり、それぞれ異なるレベル でもよい。

【0046】次に、ステップST2において、ソフトウ ェアシミュレータ1は、論理情報の各モジュールの抽象 度レベルに応じて、論理情報を、ハードウェアエミュレ ータ2により検証するモジュール(第1の部分)と、ソ フトウェアシミュレータ1により検証するモジュール

(第2の部分)とに分割する。すなわち、構造レベルの 論理情報が確定しているモジュールについてはハードウ ェアエミュレータ2により検証し、構造レベルの論理情 報が確定していないモジュールについてはソフトウェア シミュレータ1により検証する。構造レベルまで論理情 報が確定している場合には、ハードウェアエミュレータ 2により高速に検証が実行される。ただし、その挙動の 詳細を観測したい場合には、ソフトウェアシミュレータ 1で検証を実行するようにしてもよい。また、モジュー ルの論理情報が抽象レベルで記述されていても、ハード ウェアエミュレータ2にそのモジュールの実部品が設け られている場合にはハードウェアエミュレータ2により そのモジュールについての検証を実行することができ

10

【0047】論理情報の分割後、ステップST3におい て、ソフトウェアシミュレータ1は、分割後の論理情報 について再構成を実行する。すなわち、ソフトウェアシ ミュレータ1により検証されるモジュールと、ハードウ ェアエミュレータ2により検証されるモジュールとの接 続関係が設定される。検証時には、この接続関係に従っ て、論理演算のための入力データや演算結果の授受がソ フトウェアシミュレータ1とハードウェアエミュレータ 2との間で通信装置3を介して実行される。

【0048】そしてステップST4において、ソフトウ ェアシミュレータ1は、ソフトウェアシミュレータ1と ハードウェアエミュレータ2との間で授受されるモジュ ール間の入出力信号の割付をシステムバス15などの仕 様に基づいて行う。すなわち、システムバス15が例え ば32ビットのPCIバスである場合には、ソフトウェ アシミュレータ1は、モジュール間(第1の部分のモジ ュールと第2の部分のモジュールとの間)の入出力信号 を32ビット毎に分割し、送受信の順序を決定する。

【0049】図4は、ソフトウェアシミュレータ1によ り検証されるモジュールの一例を示す図である。図にお いて、101~103はハードウェアエミュレータ2の 出力信号、すなわちソフトウェアシミュレータ1への入 力信号であり、110~112はソフトウェアシミュレ ータ1の出力信号であり、104~108はレジスタで あり、150はその他の内部論理であり、120および 121は組合せ回路である。ソフトウェアシミュレータ 1の出力信号110~112はレジスタ106~108 からそれぞれ出力される。レジスタ106のクロック1 09は内部論理150により生成され、レジスタ10 7,108のクロックは入力信号103である。組合せ 回路120により出力信号111は遅延される。

【0050】したがって、出力信号110~112の出 力タイミングが互いに異なることになるため、ステップ ST4においては、同一タイミングに出力されるものを 可能な限り同一グループとして分割するようにして、デ 50 一タ転送の回数が少なくなるようにする。

【0051】次に、ステップST5において、ソフトウェアシミュレータ1は、ハードウェアエミュレータ2のセットアップを実行する。すなわち、ソフトウェアシミュレータ1は、通信装置3またはコンピュータネットワーク6を介してハードウェアエミュレータ2の制御部22に、ハードウェアエミュレータ2により検証されるモジュールの論理情報を供給し、その論理情報に基づいて論理演算部21の論理構造を設定させる。

【0052】上記のように検証の準備が終了した後に、 検証を開始する。すなわち、この時点でソフトウェアシ 10

ミュレータ1においてシミュレーションプログラムが起動されて検証が開始され、ソフトウェアシミュレータ1は、シミュレーションを実行する(ステップST6)。そして、ソフトウェアシミュレータ1による演算結果(出力信号)がハードウェアエミュレータ2へ通信装置3を介して送信され(ステップST7)、ハードウェアエミュレータ2はそれを受けて論理演算を実行し(ステップST8)、演算結果(出力信号)をソフトウェアシミュレータ1へ通信装置3を介して送信する(ステップST9)。以下、シミュレーションが終了するまで(ス20テップST10)、ソフトウェアシミュレータ1とハー

【0053】なお、例えば、システムバス15および通信装置3とハードウェアエミュレータ2との間のバスがPCIバスであり、モジュール間の入出力信号が100本(すなわち100ビット)であるとすると、通信に要する時間が数百ナノ秒である。ソフトウェアシミュレータ1の処理速度(シミュレーションの進行速度)が100ヘルツであり(1クロックサイクルが10ミリ秒)、ハードウェアエミュレータ2の処理速度が10メガヘル30ツである(1クロックサイクルが100ナノ秒)場合には、通信速度がソフトウェアシミュレータ1の処理速度より十分大きいので、通信による遅延は特に問題にはならない。

ドウェアエミュレータ 2 は交互に論理演算を実行する。

【0054】次に、通信装置3の動作の詳細について説明する。バス制御部41は、ソフトウェアシミュレータ1からのデータ(出力信号)を受信するとバッファメモリ42に書き込む。そして、エミュレータ制御部43はそのデータを読み出し、所定のタイミングでハードウェアエミュレータ2に供給する。例えば、図4における出40力信号111は組合せ回路120により遅延するがデータ転送は他の出力信号112と同時に行われるため、エミュレータ制御部43は組合せ回路120による遅延分だけタイミングをずらして出力信号111をハードウェアエミュレータ2に供給する。なお、このような各信号の遅延の情報は、例えばステップST3の再構成の際にソフトウェアシミュレータ1により計算され、検証を実行する前に予め供給される。

【0055】一方、ハードウェアエミュレータ2からの データ(出力信号)をエミュレータ制御部43が受信す 50

ると、バッファメモリ42に書き込む。バス制御部41 はそのデータをソフトウェアシミュレータ1に送信する。

【0056】また、クロック制御部44は、ハードウェアエミュレータ2とソフトウェアシミュレータ1との同期をとるためにハードウェアエミュレータ2のクロックを制御し、ソフトウェアシミュレータ1が論理演算を実行している期間においては、ハードウェアエミュレータ2による論理演算を停止させる。すなわち、上述のステップST8においてはデータが供給されると、ハードウェアエミュレータ2での演算処理が開始されるが、供給されたデータによる1イベント分の演算が完了すると、演算結果の転送後にクロックが停止される。

【0057】以上のように、この実施の形態1によれば、論理情報のうち構造レベルまで確定している部分についてハードウェアエミュレータ2で検証を実行し、その他の部分についてはソフトウェアシミュレータ1で検証を実行するようにしたので、モジュール毎に設計フェーズが異なる場合においてもエミュレータを効率良く使用して論理検証に要する時間を低減することができるという効果が得られる。

【0058】また、実施の形態1によれば、ハードウェアエミュレータ2にFPGAなどの再構成可能な回路や例えばプロセッサのように実部品を設けるようにしたので、対象を限定されず様々な回路の検証を実行することができるという効果が得られる。

【0059】さらに、実施の形態1によれば、ソフトウェアシミュレータ1におけるシミュレーションプログラムに汎用のシミュレーションプログラムを使用することにより、装置のコストを低減することができるという効果が得られる。

【0060】実施の形態2.この発明の実施の形態2による論理検証装置は、実施の形態1におけるステップST7でのソフトウェアシミュレータ1からハードウェアエミュレータ2へのデータ転送(出力信号の送信)の処理を変更したものであり、その他の部分については実施の形態1と同様であるので、その処理についてのみ説明し、その他の部分についての説明を省略する。

【0061】実施の形態2による論理検証装置においては、データの転送処理が、イベント発生時、すなわち通信の対象であるデータの値(ソフトウェアシミュレータ1の出力信号の値)が変化した時のみに実行されるか(イベントドリブン形式)、または、ソフトウェアシミ

ュレータ1における1クロックサイクルごとに実行される(サイクルベース形式)。実際に実行される処理形式は、総合的にデータ転送に要する時間の少ない方が検証開始前に予め選択される。

【0062】このようにして、データの転送形式がイベントドリブン形式またはサイクルベース形式に決定される。なお、サイクルベース形式においてデータの値が全

く変化しないときにはデータ転送処理を実行しないよう にして転送回数を低減するようにしてもよい。

【0063】以上のように、この実施の形態2によれば、データの転送形式をイベントドリブン形式およびサイクルベース形式のうち、総合的にデータ転送に要する時間の少なくなる方に決定するようにしたので、転送時間を最適化でき、検証に要する時間をより短くすることができるという効果が得られる。

【0064】実施の形態3.この発明の実施の形態3による論理検証装置は、実施の形態1におけるステップS 10 T8でのハードウェアエミュレータ2の動作を変更したものであり、その他の部分については実施の形態1と同様であるので、その処理についてのみ説明し、その他の部分についての説明を省略する。

【0065】実施の形態3による論理検証装置においては、実行を中断できない外部装置5に接続されている場合など、動作を中断することができない場合には、ハードウェアエミュレータ2は、ソフトウェアシミュレータ1から供給されるデータに対する演算および演算結果の転送が完了する毎に、ハードウェアエミュレータ2の論20理演算部21を初期状態(すなわち時刻0での状態)にし、次にソフトウェアシミュレータ1からデータを供給されたときに、ソフトウェアシミュレータ1が処理を完了した時刻まで処理を実行するようにする。この場合、その時点までのソフトウェアシミュレータ1から供給されたデータをすべてバッファメモリ42に蓄積しておき、ハードウェアエミュレータ2はそのデータを順次読み出していき、その時点までの処理を実行する。

【0066】以上のように、この実施の形態3によれば、ハードウェアエミュレータ2により、ソフトウェア 30シミュレータ1からのデータを供給されると、時刻0からそのデータに対応する時刻までの検証を実行するようにしたので、検証に必要なサイクル数が、ハードウェアエミュレータ2の処理速度とソフトウェアシミュレータ1の処理速度との比より小さい場合には、ソフトウェアシミュレータ1単体より高速にシミュレーションを実行することができるという効果が得られる。また、シミュレーションモデルがないCPUなどを有するシステム全体を検証することができるという効果が得られる。

【0067】実施の形態4.この発明の実施の形態4に 40 よる論理検証装置は、実施の形態1による処理のうち、 論理情報がすべて構造レベルである場合の処理を変更し たものであり、その他の部分については実施の形態1と 同様であるので、その処理についてのみ説明し、その他 の部分についての説明を省略する。

【0068】一般に論理回路を検証する場合には、対象となる論理の正当性を評価するためのテストベンチを作成する。テストベンチは、対象となる論理に対する入力データと、その入力データを印加した場合の論理の出力結果の期待値で構成される。テストベンチには具体的な50

論理構造は想定されていないので、設計の最終段階において論理情報がすべて構造レベルである場合には、論理 演算はすべてハードウェアエミュレータ2に実行される ことになる。したがって、この場合には、供給されたテストベンチの入力データをすべて検証開始前に通信装置 3のバッファメモリ42に蓄積しておき、バッファメモリ42からその入力データをハードウェアエミュレータ 2に供給するようにする。

【0069】以上のように、この実施の形態4によれば、論理情報がすべて構造レベルである場合には、対象となる論理への入力データをすべて通信装置3に蓄積させた後に検証を開始するようにしたので、データの転送時間を低減することができ、検証に要する時間も低減することができるという効果が得られる。

[0070]

【発明の効果】以上のように、この発明によれば、被検証論理の所定の第1の部分についての検証を実行する再構成可能なハードウェアエミュレータと、被検証論理のシミュレーションプログラムを記憶する記憶手段と、シミュレーションプログラムを記憶する記憶手段と、シミュレーションプログラムを実行し、被検証論理の残りの第2の部分の検証を実行する演算処理手段とを有するソフトウェアシミュレータと、ハードウェアエミュレータとソフトウェアシミュレータとの間で、被検証論理についての検証の演算結果の授受を実行する通信部とを備えるように構成したので、モジュール毎に設計フェーズが異なる場合においてもエミュレータを効率良く使用して論理検証に要する時間を低減することができるという効果がある。

【0071】この発明によれば、通信部との間のインタフェースのバス幅と同数のビット数単位で、第1の部分と第2の部分との間で授受されるデータを分割するように構成したので、インタフェースによるデータ転送の回数を最適化することができるという効果がある。

【0072】この発明によれば、ソフトウェアシミュレータが、検証の演算結果の値が変化するタイミング、およびクロック毎のタイミングのうち、検証の演算結果の転送時間が短くなる方のタイミングで検証の演算結果を通信部に送信するように構成したので、転送時間を最適化でき、検証に要する時間をより短くすることができるという効果がある。

【0073】この発明によれば、ソフトウェアシミュレータによる検証の演算結果を供給されると、ハードウェアエミュレータが時刻0からその検証の演算結果に対応する時刻までの検証を実行するように構成したので、検証に必要なサイクル数が、ハードウェアエミュレータの処理速度とソフトウェアシミュレータの処理速度との比より小さい場合には、ソフトウェアシミュレータ単体より高速にシミュレーションを実行することができるという効果がある。また、シミュレーションモデルがないCPUなどを有するシステム全体を検証することができる

という効果がある。

【0074】この発明によれば、被検証論理のすべてをハードウェアエミュレータにより検証する第1の部分とした場合には被検証論理への入力データをすべて通信部に送信し、通信部がソフトウェアシミュレータからのデータを蓄積し、ハードウェアエミュレータがそのデータを使用して被検証論理のすべてについての検証を実行するように構成したので、データの転送時間を低減することができ、検証に要する時間も低減することができるという効果がある。

15

【図面の簡単な説明】

【図1】 この発明の実施の形態1による論理検証装置の構成を示すブロック図である。

【図2】 図1の通信装置の詳細な構成例を示すブロック図である。

【図3】 実施の形態1による論理検証装置の動作について説明するフローチャートである。

【図4】 ソフトウェアシミュレータにより検証される*

*モジュールの一例を示す図である。

【図5】 従来のハードウェア論理エミュレーションシステムを示す図である。

【図6】 図5の管理用コンピュータの動作を説明するフローチャートである。


【図7】 第1の従来の論理検証装置の構成を示すブロック図である。

【図8】 第2の従来の論理検証装置の構成を示すブロック図である。

0 【符号の説明】

1 ソフトウェアシミュレータ、2 ハードウェアエミュレータ、3 通信装置(通信部)、5 外部装置、1 1 CPU (演算処理手段)、12 メモリ (記憶手段)、42 バッファメモリ、43 エミュレータ制御部 (第1の制御手段)、44 クロック制御部 (第2の制御手段)、45 外部装置制御部 (第3の制御手段)。


[図1]




【図4】


3:通信装置(通信部)

11:CPU (演算処理手段) 12:メモリ (記憶手段)




【図3】





43:エミュレータ制御部 (第1の制御手段) 44:クロック制御部 (第2の制御手段) 45:外部装置制御部 (第3の制御手段)



【図8】

